PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-298020

(43) Date of publication of application: 17.10.2003

(51)Int.CI.

H01L 27/105 H01L 21/316

(21)Application number: 2002-095057

(22)Date of filing:

29.03.2002

(71)Applicant: SEIKO EPSON CORP

(72)Inventor: SAWAZAKI TATSUO

(h)÷


(c)


(54) METHOD OF FORMING FERROELECTRIC THIN FILM, FERROELECTRIC MEMORY AND METHOD OF MANUFACTURING THE FERROELECTRIC MEMORY, SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of forming ferroelectric thin film which may reduce thermal load in crystallization of a ferroelectric, a ferroelectric memory and a method of manufacturing ferroelectric memory, and a semiconductor device and a method of manufacturing semiconductor device.

SOLUTION: The method of manufacturing ferroelectric thin film comprises a process to form a fine crystal core 40 of an oxide, by irradiating an amorphous oxide thin film 30 formed on a substrate 10 with pulse layer beam or lamp beam and a process to form a ferroelectric 50, through crystallization of the oxide by irradiating the thin film including fine crystal core 40 with the pulse laser beam or a lamp beam.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特期2003-298020 (P2003-298020A)

(43)公開日 平成15年10月17日(2003.10.17)

(51) Int.Cl.7

識別記号

FI

テーマコート*(参考)

H01L 27/105

21/316

H01L 21/316 27/10

Р 5F058

5F083 444B

444C

審査請求 未請求 請求項の数16 OL (全 11 頁)

(21)出願番号

特願2002-95057(P2002-95057)

(22)出魔日

平成14年3月29日(2002.3.29)

(71)出廣人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 沢崎 立雄

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)

Fターム(参考) 5F058 BA20 BC03 BF46 BH01 BH07

5F083 FR02 GA27 JA15 JA17 JA38

JA43 JA44 JA45 MA06 MA17


PR21 PR22 PR23 PR33

(54)【発明の名称】 強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装 置ならびに半導体装置の製造方法


(57)【要約】

【課題】 強誘電体の結晶化における熱負荷を低減する ことができる強誘電体薄膜の形成方法、強誘電体メモリ ならびに強誘電体メモリの製造方法、および半導体装置 ならびに半導体装置の製造方法を提供する。


【解決手段】 本発明に係る強誘電体薄膜の形成方法 は、基板10上に形成された非晶質の酸化物薄膜30に パルス状のレーザー光またはランプ光を照射して当該酸 化物の微結晶核40を形成する工程と、前記微結晶核4 0を有する薄膜にパルス状のレーザー光またはランプ光 を照射して前記酸化物を結晶化させて強誘電体50を形 成する工程と、を含む。



(b)



(a)



1

【特許請求の範囲】

【請求項1】 基板上に形成された非晶質の酸化物薄膜 にパルス状のレーザー光またはランプ光を照射して当該 酸化物の微結晶核を形成する工程と、

前記微結晶核を有する薄膜にパルス状のレーザー光また はランプ光を照射して前記酸化物を結晶化させて強誘電 体を形成する工程と、

を含む、強誘電体薄膜の形成方法。

【請求項2】 基板上に形成された非晶質の酸化物薄膜 の所定部分のみにパルス状のレーザー光を照射して当該 10 酸化物の微結晶核を形成する工程と、

前記微結晶核を有する薄膜にパルス状のランプ光を照射 して前記所定部分の酸化物を結晶化させて強誘電体を形 成する工程と、

を含む、強誘電体薄膜の形成方法。

【請求項3】 基板上に形成された非晶質の酸化物強薄 膜にパルス状のランプ光を照射して当該酸化物の微結晶 核を形成する工程と、

前記微結晶核を有する薄膜の所定部分のみにパルス状の レーザー光を照射して当該所定部分の酸化物を結晶化さ 20 せて強誘電体を形成する工程と、

を含む、強誘電体薄膜の形成方法。

【請求項4】 基板上に形成された非晶質の酸化物薄膜 にパルス状のレーザー光またはランプ光を照射する工程

その後前記酸化物薄膜にパルス状のレーザー光またはラ ンプ光を照射して前記酸化物を結晶化させて強誘電体を 形成する工程と、

を含む、強誘電体薄膜の形成方法。

【請求項5】 請求項2または3において、 前記酸化物薄膜の所定部分と異なる部分の上に光遮断膜 を形成する工程を含む、強誘電体薄膜の形成方法。

【請求項6】 請求項1~5のいずれかにおいて、 前記非晶質の酸化物薄膜は、前記基板に対して少なくと も光反射膜を介して形成される、強誘電体薄膜の形成方 法。

【請求項7】 請求項1~6のいずれかにおいて、 前記非晶質の酸化物薄膜に照射される光の強度と、前記 酸化物を結晶化するために照射される光の強度とが異な る、強誘電体薄膜の形成方法。

【請求項8】 請求項1~7のいずれかにおいて、 前記非晶質の酸化物薄膜に照射される光のパルス数と、 前記酸化物を結晶化するために照射される光のパルス数 とが異なる、強誘電体薄膜の形成方法。

【請求項9】 請求項1~8のいずれかにおいて、 前記強誘電体は、ペロブスカイト型結晶構造を有する、 強誘電体薄膜の形成方法。

【請求項10】 請求項1~8のいずれかにおいて、 前記強誘電体は、層状ペロブスカイト型結晶構造を有す る、強誘電体薄膜の形成方法。

【請求項11】 請求項1~10のいずれかに記載され た強誘電体薄膜の形成方法を用いて強誘電体層を形成す る工程を含む、強誘電体メモリの製造方法。

【請求項12】 請求項11に記載された強誘電体メモ リの製造方法によって形成される、強誘電体メモリ。

【請求項13】 請求項12において、

強誘電体層の周辺に配置される絶縁層が酸化物の微結晶 核を有する、強誘電体メモリ。

【請求項14】 請求項12または13において、

強誘電体層の下に配置される電極層が光を反射する機能 を有する、強誘電体メモリ。

【請求項15】 強誘電体層を有するメモリセル領域と その他の回路領域とを含む半導体装置の製造方法であっ

基板上の所定の領域に前記メモリセル領域を形成する工 程と、

前記基板上の前記メモリセル領域と異なる部分に前記回 路領域を形成する工程と、を含み、

前記回路領域を形成する工程は、当該回路領域の上に光 遮断膜を形成する工程を含み、

前記メモリセル領域を形成する工程では、少なくとも前 記光遮断膜を形成する工程の後に請求項11に記載の強 誘電体メモリの製造方法によって前記強誘電体層を形成 する、半導体装置の製造方法。

【請求項16】 強誘電体層を有するメモリセル領域 と、前記メモリセル領域と基板上の異なる領域に配置さ れるその他の回路領域とを含み、

請求項15に記載された半導体装置の製造方法を用いて 形成される、半導体装置。

【発明の詳細な説明】 30

[0001]

【発明の属する技術分野】本発明は、強誘電体薄膜の形 成方法、強誘電体メモリならびに強誘電体メモリの製造 方法、および半導体装置ならびに半導体装置の製造方法 に関する。

[0002]

【背景技術及び発明が解決しようとする課題】強誘電体 メモリ(FeRAM)は、キャパシタ部分に強誘電体薄 膜を用いてその自発分極によりデータを保持するもので 40 ある。また近年、かかる強誘電体メモリを用いた半導体 装置が注目されている。

【0003】従来、良好な特性を示す強誘電体薄膜を形 成するためには、高温で熱処理を施して強誘電体材料を 結晶化させる必要がある。例えば、Pb(Zr、Ti) O₃(以下、PZTという)では600~700℃、S rBi₂Ta₂O₉(以下、SBTという)では700~ 800℃という高温での熱処理が結晶化に必要とされて いる。そして、上記強誘電体材料の結晶化は、基板上に 電極や強誘電体材料の薄膜が形成された素子全体を熱処・ 50 理炉で高温下にさらすことで行われる。

【0004】しかし、上記した高温の熱処理は素子に与えるダメージが大きく、例えば、原子拡散により電極等の周辺部材の特性劣化をもたらしていた。また、強誘電体メモリにトランジスタ等のその他の半導体デバイスを集積する場合、高温の熱処理による熱負荷によってトランジスタ等の特性が劣化することもあった。

【0005】本発明の目的は、強誘電体の結晶化における熱負荷を低減することができる強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法を 10 提供することにある。

[0006]

【課題を解決するための手段】 (1) 本発明に係る強誘 電体薄膜の形成方法は、基板上に形成された非晶質の酸 化物薄膜にパルス状のレーザー光またはランプ光を照射 して当該酸化物の微結晶核を形成する工程と、前記微結 晶核を有する薄膜にパルス状のレーザー光またはランプ 光を照射して前記酸化物を結晶化させて強誘電体を形成 する工程とを含む。

【0007】かかる強誘電体薄膜の形成方法によれば、 基板上に形成された非晶質の酸化物薄膜の結晶化を複数 の段階に分けて行う。まず、酸化物薄膜にパルス状のレ ーザー光またはランプ光を照射して当該レーザー光また はランプ光の熱エネルギーを利用して不純物等を除去す るとともに酸化物の微結晶核を形成する。次に、この微 結晶核を有する薄膜にさらにパルス状のレーザー光また はランプ光を照射して当該レーザー光またはランプ光を 熱エネルギーを利用して前記酸化物を結晶化させて強誘 電体を形成する。

【0008】このように、本発明に係る強誘電体薄膜の 形成方法によれば、瞬間的に高エネルギーを与えること ができるレーザー光またはランプ光をパルス状に照射す ることによって短時間で加熱を行うことができるため、 結晶化する部分以外の熱負荷を低減することができる。 また、酸化物の結晶化の前にパルス状のレーザー光また はランプ光を照射して不純物を除去するため、高品質の 強誘電体を形成することができる。

【0009】ここで、本明細書中における「~の上に形成」とは、直接その上に形成される場合に限られず、所定の層を介して形成される場合も含まれる。また、本明 40 細書中における「パルス状」とは、レーザー光またはランプ光を所定の間隔で複数回照射した状態をいい、間隔は一定であっても不定であってもよい。

【0010】(2)また、本発明に係る強誘電体薄膜の形成方法は、基板上に形成された非晶質の酸化物薄膜の所定部分のみにパルス状のレーザー光を照射して当該酸化物の微結晶核を形成する工程と、前記微結晶核を有する薄膜にパルス状のランプ光を照射して前記所定部分の酸化物を結晶化させて強誘電体を形成する工程とを含む。

【0011】本発明に係る強誘電体薄膜の形成方法において、基板上に形成された非晶質の酸化物薄膜の結晶化を複数の段階に分けて行う点は上記(1)の場合と同様である。本発明に係る強誘電体薄膜の形成方法では、酸化物の微結晶核を形成する工程において、薄膜の所定部分にのみパルス状のレーザー光を照射して不純物等を除去するとともに微結晶核を形成する点で上記(1)の場合と異なる。すると、強誘電体を形成する工程において、薄膜にパルス状のランプ光を照射することにより、レーザー光とランプ光との双方が照射された所定部分のみが結晶化される。

【0012】したがって、本発明に係る強誘電体薄膜の 形成方法によれば、上記(1)の場合と同様の作用効果 を奏することができることに加え、所定部分のみにレー ザー光を照射することによって熱負荷をより低減するこ とができるとともに、所望の部分のみを効率よく結晶化 することができる。

【0013】(3) また、本発明に係る強誘電体薄膜の形成方法は、基板上に形成された非晶質の酸化物強薄膜にパルス状のランプ光を照射して当該酸化物の微結晶核を形成する工程と、前記微結晶核を有する薄膜の所定部分のみにパルス状のレーザー光を照射して当該所定部分の酸化物を結晶化させて強誘電体を形成する工程と、を含む。

【0014】かかる強誘電体薄膜の形成方法においても、所定部分のみにパルス状のレーザー光を照射してランプ光とレーザー光との双方が照射された部分のみを結晶化するので、上記(1)の場合と同様の作用効果を奏することができることに加え、熱負荷をより低減することができるとともに、所望の部分のみを効率よく結晶化することができる。

【0015】(4)また、本発明に係る強誘電体薄膜の形成方法は、基板上に形成された非晶質の酸化物薄膜にパルス状のレーザー光またはランプ光を照射する工程と、その後前記酸化物薄膜にパルス状のレーザー光またはランプ光を照射して前記酸化物を結晶化させて強誘電体を形成する工程と、を含む。

【0016】かかる強誘電体薄膜の形成方法において も、結晶化する部分以外への熱負荷を低減することがで きるとともに、高品質の強誘電体を形成することができ る。

【0017】また、本発明に係る強誘電体薄膜の形成方法は、以下の態様を取り得る。

【0018】(A)前記酸化物薄膜の所定部分と異なる部分の上に光遮断膜を形成する工程を含むことができる。

【0019】かかる態様によれば、所定部分以外の部分を光遮断膜で覆うことによって、強誘電体を結晶化させる部分以外には光が照射されないので、他部への熱負荷 50 を大幅に低減することができる。 10

30

【0020】(B) 前記非晶質の酸化物薄膜を、前記基 板に対して少なくとも光反射膜を介して形成することが できる。

【0021】かかる態様によれば、光を照射した際に酸 化物薄膜を通過した光を光反射膜で反射して熱処理に利 用することができるため、より短時間で効率よく強誘電 体の結晶化を行うことができる。

【0022】(5)本発明に係る強誘電体メモリの製造 方法は、上記いずれかの強誘電体薄膜の形成方法を用い て強誘電体層を形成する工程を含む。

【0023】かかる強誘電体メモリの製造方法によれ ば、強誘電体層を形成する工程における熱負荷を低減さ せることで、デバイスの特性向上および歩留まり向上を 図ることができ、生産性が高い。

【0024】(6) 本発明に係る強誘電体メモリは、上 記強誘電体メモリの製造方法によって形成される。

【0025】(7)本発明に係る半導体装置の製造方法 は、強誘電体層を有するメモリセル領域とその他の回路 領域とを含む半導体装置の製造方法であって、基板上の 所定の領域に前記メモリセル領域を形成する工程と、前 20 記基板上の前記メモリセル領域と異なる部分に前記回路 領域を形成する工程とを含み、前記回路領域を形成する 工程は、当該回路領域の上に光遮断膜を形成する工程を 含み、前記メモリセル領域を形成する工程では、少なく とも前記光遮断膜を形成する工程の後に上記強誘電体メ モリの製造方法によって前記強誘電体層を形成すること ができる。

【0026】かかる半導体装置の製造方法によれば、強 誘電体層を含むメモリセル領域以外の他の回路領域への 熱負荷を光遮断膜によって低減することができるため、 製造プロセスの自由度が高い。また、かかる製造方法に よれば、他の回路領域の熱負荷が少ないため、例えば、 金属配線などが結晶化のための熱により劣化することが なく、作製されたデバイスの特性および歩留まりを十分 に担保することができる。

【0027】(8) 本発明に係る半導体装置は、強誘電 体層を有するメモリセル領域と、前記メモリセル領域と 基板上の異なる領域に配置されるその他の回路領域とを 含み、上記半導体装置の製造方法を用いて形成すること ができる。

[0028]

【発明の実施の形態】以下に、本発明に好適な実施の形 態について図面を参照しながら説明する。

【0029】 (第1の実施形態) 図1 (a) ~図1

(d) は、本発明の第1の実施形態に係る強誘電体メモ リ1000の製造工程の一例を模式的に示す図である。

【0030】まず、図1 (a) に示すように、基板11 上にトランジスタ16が形成された基体10上に下部電 極20を形成する。トランジスタ16はソースおよびド んで構成されるMOSトランジスタである。なお、トラ ンジスタ16は、公知の手法で形成することができる。

【0031】次に、図1(a)に示すように、強誘電体 材料である酸化物薄膜30を下部電極20の上に形成す る。そして、図1(b)に示すように、この酸化物薄膜 30にパルス状のレーザー光またはランプ光を複数の段 階に分けて照射して結晶化させることにより強誘電体薄 膜50を形成する。その後、図1(c)に示すように、 この強誘電体薄膜50の上に上部電極22を形成する。

【0032】上記した図1(a)~図1(c)における 工程を以下、強誘電体薄膜形成工程と呼ぶ。なお、強誘 電体薄膜形成工程において、酸化物薄膜30を結晶化し て強誘電体薄膜50とする部分は、薄膜全体でもよい し、後述するエッチング工程との関係で所望の部分のみ であってもよい。

【0033】次に、下部電極20、強誘電体薄膜50お よび上部電極22をエッチングして強誘電体キャパシタ 100を形成する。かかるエッチング工程では、公知の エッチング手法を用いることができる。

【0034】そして、この強誘電体キャパシタ100の 上に絶縁膜23を形成した後、配線層24によりトラン ジスタ16と強誘電体キャパシタ100を接続すること により強誘電体メモリ1000が形成される。

【0035】なお、複数の強誘電体メモリ1000を基 板11上に形成する場合には、各強誘電体メモリ100 0は、素子分離領域17を形成することによって他の強 誘電体メモリ1000と素子分離することができる。ま た、強誘電体キャパシタ100とトランジスタ16と は、基体10に形成された例えば、酸化シリコン等から 成る層間絶縁膜18によって配線層24以外では電気的 に絶縁される。

【0036】以下に、本実施形態に係る強誘電体メモリ 1000の製造方法における上記強誘電体薄膜形成工程 の実施例について説明する。

【0037】各実施例においては、例えば、図2(a) および図2(b)に示す光照射装置を用いて酸化物の結 晶化を行っている。

【0038】図2(a)は、レーザー光照射装置の一例 を模式的に示す図である。このレーザー光照射装置で 40 は、ステージ2上に搭載されたターゲット1に、所定の 波長を出力するレーザー4からのレーザー光をミラー 5、レンズ6を介して照射することができる。ステージ 2およびレーザー4は、制御装置3で制御され、所定間 隔でレーザー光の出力および非出力を繰り返して所望の 部分に対してパルス状の光を照射できるように形成され ている。

【0039】図2(b)は、ランプ光照射装置の一例を 模式的に示す図である。このランプ光照射装置では、ス テージ2の上に搭載されたターゲット1に、ランプ7か レイン12、15、ゲート絶縁膜13、ゲート14を含 50 ら出力されるランプ光を照射することができる。ランプ

4は制御装置3で制御され、所定間隔でランプ光の出力 および非出力を繰り返してパルス状の光を照射できるよ うに形成されている。

【0040】 (実施例1) 図3 (a) ~図3 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例1を模式的に示す 図である。

【0041】まず、強誘電体となる酸化物薄膜30の原 料として2-エチルヘキサン酸ストロンチウム、2-エ チルヘキサン酸ビスマス、2-エチルヘキサン酸タンタ ルを、溶媒であるnーオクタンと酢酸Nブチルに溶かし た溶液を用いた。これを図3(a)に示すように、例え ば、スピンコート法で塗布し、160℃で90秒、26 0℃で4分間乾燥して非晶質の酸化物薄膜30を形成し た。その後図3(b)に示すように、この酸化物薄膜3 0に、1msecのパルス幅でキセノンランプを10μ J/c m²の強度で10回発光させてランプ光を照射し て酸化物の微結晶核40を形成した。その後さらに図3 (c) に示すように、20 μ J/c m²の強度で10回 発光させてランプ光を照射して酸化物を結晶化させて、 層状ペロブスカイト型の結晶構造を持つSBT強誘電体 薄膜50を形成することができた。

【0042】 (実施例2) 図3 (a) ~図3 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例2を模式的に示す 図である。

【0043】まず、強誘電体となる酸化物薄膜30の原 料として2-エチルヘキサン酸ストロンチウム、2-エ チルヘキサン酸ビスマス、2-エチルヘキサン酸タンタ ルを、溶媒であるnーオクタンと酢酸Nブチルに溶かし た溶液を用いた。これを図3 (a) に示すように、例え ば、スピンコート法で塗布し、160℃で90秒、26 0℃で4分間乾燥して非晶質の酸化物薄膜30を形成し た。その後図3(b)に示すように、この酸化物薄膜3 0に、波長248nmのエキシマレーザーを50mJ/ c m2の強度で100回スキャン照射して酸化物の微結 晶核40を形成した。その後さらに図3(c)に示すよ うに、248nmのエキシマレーザーを200m J/c m²の強度で200回スキャン照射して酸化物を結晶化 させて、層状ペロブスカイト型の結晶構造を持つSBT 40 強誘電体薄膜50を形成することができた。

【0044】 (実施例3) 図3 (a) ~図3 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例3を模式的に示す

【0045】まず、強誘電体となる酸化物薄膜30の原 料として2-エチルヘキサン酸ストロンチウム、2-エ チルヘキサン酸ビスマス、2-エチルヘキサン酸タンタ ルを、溶媒であるn-オクタンと酢酸Nブチルに溶かし た溶液を用いた。これを図3 (a) に示すように、例え 50 に示すように、例えば、スピンコート法で塗布し、16

ば、スピンコート法で塗布し、160℃で90秒、26 0℃で4分間乾燥して非晶質の酸化物薄膜30を形成し た。その後図3(b)に示すように、この酸化物薄膜3 0に、波長248nmのエキシマレーザーを50mJ/ c m2の強度で100回スキャン照射して酸化物の微結 晶核40を形成した。その後さらに図3(c)に示すよ うに、1 m s e c のパルス幅でキセノンランプを20 μ J/cm²の強度で10回発光させてランプ光を照射し て酸化物を結晶化させて、層状ペロブスカイト型の結晶 10 構造を持つSBT強誘電体薄膜50を形成することがで きた。

【0046】 (実施例4) 図3 (a) ~図3 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例4を模式的に示す 図である。

【0047】まず、強誘電体となる酸化物薄膜30の原 料として2-エチルヘキサン酸ストロンチウム、2-エ チルヘキサン酸ビスマス、2-エチルヘキサン酸タンタ ルを、溶媒であるnーオクタンと酢酸Nブチルに溶かし た溶液を用いた。これを図3(a)に示すように、例え ば、スピンコート法で塗布し、160℃で90秒、26 0℃で4分間乾燥して非晶質の酸化物薄膜30を形成し た。その後図3(b)に示すように、この酸化物薄膜3 0に、波長248nmのエキシマレーザーを50mJ/ c m2の強度で100回スキャン照射して酸化物の微結 晶核40を形成した。その後さらに図3(c)に示すよ うに、1 m s e c のパルス幅でキセノンランプを 2 0 μ J/c m²の強度で10回発光させてランプ光を照射し て酸化物を結晶化させて、層状ペロブスカイト型の結晶 30 構造を持つSBT強誘電体薄膜50を形成することがで きた。

【0048】 (実施例1~4における作用効果) 上記実 施例1~4に係る強誘電体薄膜50の形成方法によれ ば、瞬間的に高エネルギーを与えることができるレーザ 一光またはランプ光をパルス状に照射することによって 短時間で加熱を行うことができるため、結晶化する部分 以外の例えば、下部電極20などへの熱負荷を低減する ことができる。また、酸化物の結晶化の前にパルス状の レーザー光またはランプ光を照射することにより不純物 が除去されるため、高品質の強誘電体薄膜を形成するこ とができる。

【0049】 (実施例5) 図4 (a) ~図4 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例5を模式的に示す 図である。

【0050】まず、強誘電体となる酸化物薄膜30の原 料としてPb (CH₃COO)₂・3H₂O、Zr (n-OC₄H₉)、Ti (i - OC₃H₇) ₄の2-メトキシエ タノールを溶媒とした溶液を用いた。これを図4(a)

0℃で90秒、400℃で60秒間乾燥して非晶質の酸化物薄膜30を形成した。その後図4(b)に示すように、この酸化物薄膜30に、波長248nmのエキシマレーザーを50mJ/cm²の強度で、強誘電体キャパシタ100となる部分のみに50回スキャン照射して酸化物の微結晶核40を形成した。その後さらに図4

(c) に示すように、1 m s e c のパルス幅でキセノンランプを $15 \mu \text{ J}/\text{cm}^2$ の強度で10 回発光させてランプ光を薄膜全面に照射した。その結果、レーザー光とランプ光がともに照射された部分のみが結晶化し、ペロプスカイト型の結晶構造をもつP Z T 強誘電体薄膜 50 を形成することができた。

【0051】(実施例6)図5(a)~図5(c)は、本実施形態に係る強誘電体メモリ1000の製造方法における強誘電体薄膜形成工程の実施例6を模式的に示す図である。

【0052】まず、強誘電体となる酸化物薄膜30の原 料としてPb (CH₃COO)₂・3H₂O、Zr (n-OC₄H₉)、Ti(i-OC₃H₇) 4の2-メトキシエ タノールを溶媒とした溶液を用いた。これを図5 (a) に示すように、例えば、スピンコート法で塗布し、16 0℃で90秒、400℃で60秒間乾燥して非晶質の酸 化物薄膜30を形成した。その後図5(b)に示すよう に、この酸化物薄膜30に、1msecのパルス幅でキ セノンランプを10μJ/cm²の強度で10回発光さ せてランプ光を全面に照射して酸化物の微結晶核40を 形成した。その後さらに図5(c)に示すように、波長 248 n mのエキシマレーザーを 150 m J/c m^2 の 強度で、強誘電体キャパシタ100となる部分のみに2 00回スキャン照射した。その結果、レーザー光とラン 30 プ光がともに照射された部分のみが結晶化し、ペロブス カイト型の結晶構造をもつPZT強誘電体薄膜50を形 成することができた。

【0053】(実施例5、6における作用効果)上記実施例5、6に係る強誘電体薄膜50の形成方法によれば、所定部分のみにパルス状のレーザー光を照射してランプ光とレーザー光との双方が照射された部分のみを結晶化するので、上記実施例1~4の場合と同様の作用効果を奏することができることに加え、例えば、下部電極20等の他部への熱負荷をより低減することができると40ともに、所望の部分のみを効率よく結晶化することができる。

【0054】また、かかる実施例5、6においては、結晶化された所定部分以外の酸化物薄膜40を第1の実施形態に係る強誘電体メモリ1000の絶縁層23の一部として用いることもできる。係る態様によれば、強誘電体キャパシタ100形成のためのエッチング工程における強誘電体薄膜50へのダメージを低減することができるとともに、絶縁層23の形成工程を簡便化することができる。

【0055】(実施例7)図6(a)~図6(c)は、本実施形態に係る強誘電体メモリ1000の製造方法における強誘電体薄膜形成工程の実施例7を模式的に示す図である。

【0056】まず、強誘電体となる酸化物薄膜30の原 料としてPb (CH₃COO)₂・3H₂O、Zr (n- OC_4H_9)、Ti (i $-OC_3H_7$) $_4$ の2-メトキシエ タノールを溶媒とした溶液を用いた。これを図6 (a) に示すように、例えば、スピンコート法で塗布し、16 0℃で90秒、400℃で60秒間乾燥して非晶質の酸 化物薄膜30を形成した。そして、この酸化物薄膜30 の上に例えば、Al、Au、Ag、Cu、Pt、Irな どの金属からなる光遮断膜60を形成した。その後図6 (b) に示すように、1 m s e c のパルス幅でキセノン ランプを10μJ/cm²の強度で10回発光させてラ ンプ光を酸化物薄膜30に対して全面に照射して酸化物 の微結晶核40を形成した。ここで、光遮断膜60の下 の酸化物薄膜30は、光が照射されないため非晶質のま まである。その後さらに図6(c)に示すように、波長 248 n mのエキシマレーザーを150 m I/c m²の 強度で、強誘電体キャパシタ100となる部分のみに2 00回スキャン照射した。その結果、レーザー光とラン プ光がともに照射された部分のみが結晶化し、ペロブス カイト型の結晶構造をもつPZT強誘電体薄膜50を形 成することができた。なお、本実施例において、光遮断 膜60は、図6(c)に示すレーザー光を照射する工程 の前に例えば、エッチング等によって除去してもよい。 【0057】 (実施例8) 図6 (a) ~図6 (c) は、 本実施形態に係る強誘電体メモリ1000の製造方法に おける強誘電体薄膜形成工程の実施例8を模式的に示す 図である。

【0058】まず、強誘電体となる酸化物薄膜30の原 料としてPb (CH₃COO)₂・3H₂O、Zr (n- OC_4H_9)、Ti (i $-OC_3H_7$) $_4$ の2-メトキシエ タノールを溶媒とした溶液を用いた。これを図6 (a) に示すように、例えば、スピンコート法で塗布し、16 0℃で90秒、400℃で60秒間乾燥して非晶質の酸 化物薄膜30を形成した。そして、この酸化物薄膜30 の上に例えば、Al、Au、Ag、Cu、Pt、Irな どの金属からなる光遮断膜60を形成した。なお、光遮 断膜60は、後述する図6(c)に示すランプ光を照射 する工程の前に形成されればよい。その後図6(b)に 示すように、この酸化物薄膜30に、波長248nmの エキシマレーザーを50mJ/cm²の強度で、強誘電 体キャパシタ100となる部分のみに50回スキャン照 射して酸化物の微結晶核40を形成した。ここで、光遮 断膜60の下の酸化物薄膜30は、光が照射されないた め非晶質のままである。その後さらに図6(c)に示す ように、1msecのパルス幅でキセノンランプを15 μ J/c m²の強度で10回発光させてランプ光を薄膜

に対して全面に照射した。その結果、レーザー光とランプ光がともに照射された部分のみが結晶化し、ペロブスカイト型の結晶構造をもつPZT強誘電体薄膜50を形成することができた。

【0059】(実施例7、8における作用効果)上記実施例7、8に係る強誘電体薄膜50の形成方法によれば、所定部分以外の部分を光遮断膜60で覆うことによって、強誘電体を結晶化させる部分以外には光が照射されないので、例えば、下部電極20等の他部への熱負荷を大幅に低減することができる。

【0060】また、かかる実施例7、8においても、上記実施例5、6の場合と同様に、結晶化された所定部分以外の酸化物薄膜30を第1の実施形態に係る強誘電体メモリ1000の絶縁層23の一部として用いることができる。係る態様によれば、強誘電体キャパシタ100形成のためのエッチング工程における強誘電体薄膜50へのダメージを低減することができるとともに、絶縁層23の形成工程を簡便化することができる。

【0061】 (その他の実施例) 本実施形態にかかる強誘電体薄膜形成工程においては、上記以外の態様によっても実施することができる。

【0062】例えば、上記実施例1~8において、基体10の上に形成される下部電極20をレーザー光またはランプ光を反射する材料(例えば、Ir、Ptなどの金属)で形成することにより、光を照射した際に酸化物薄膜30(または40)を通過した光を光反射膜で反射して熱処理に利用することができる。従って、かかる態様によれば、より短時間で効率よく強誘電体の結晶化を行うことができる。なお、下部電極20を光反射膜として使用しない場合は、別途光反射膜を酸化物薄膜30の下30に形成しておいてもよい。

【0063】また、例えば、非晶質の酸化物薄膜30に 光を照射する際の光の強度と、その後酸化物を結晶化す るために光を照射する際の光の強度とは、同じ若しくは 結晶化のための照射光の強度のほうが大きくなるように 設定することができる。従って、それぞれの段階で照射 される光の強度は、上記実施例1~8に示した場合に限 られず、強誘電体材料の結晶化温度に応じて好適な強度 を設定することができる。

【0064】また、例えば、非晶質の酸化物薄膜30に 40 光を照射する際の光のパルス数(照射回数)と、その後酸化物を結晶化するために光を照射する際の光のパルス数(照射回数)とは、同じ若しくは結晶化のための光のパルス数のほうが大きくなるように設定することができる。従って、それぞれの段階で照射される光のパルス数は、上記実施例1~8に示した場合に限られず、強誘電体材料の結晶化状態に応じて好適なパルス数を設定することができる。

【0065】また、上記実施例 $1\sim4$ では、SBT強誘 50とする部分は、薄膜全体でもよいし、後述するエッ電体薄膜、上記実施例 $5\sim8$ ではPZT強誘電体薄膜を 50 チング工程との関係で所望の部分のみであってもよい。

形成する場合について説明したが、強誘電体薄膜形成工程では、各実施例に示す手法を用いて、公知の強誘電体材料から任意の強誘電体薄膜を形成することができる。上記に示した以外の強誘電体薄膜の材質としては、例えば、PZT、SBTにニオブやニッケル、マグネシウム等の金属を添加したものが挙げられる。また、その他の強誘電体薄膜の材質の具体的な例としては、チタン酸鉛(PbTiO₃)、ジルコン酸(PbZrO₃)、チタン酸鉛ランタン((Pb, La) TiO_3)、ジルコン酸チタン酸鉛ランタン((Pb, La)(Zr, Ti)O₃)、またはマグネシウムニオブ酸ジルコニウムチタン酸鉛(Pb(Zr, Ti) (Mg, Nb)O₃)等を用いることができる。

12

【0066】また、上記実施例における酸化物薄膜30の形成方法としては、例えば、ゾルゲル原料やMOD材料を用いたスピンコート法やデッピング法な、スパッタリング法、MOCVD法、レーザーアブレーション法など公知の成膜方法を用いることができる。

【0067】また、上記実施例において、下部電極20の材料および成膜方法は、特に限定されず、公知の材料および成膜方法を用いることができる。電極材料としては、例えば、Ir、IrOx、Pt、Ru、RuOx、SrRuOx、LaSrCoOxなど例示することができ、その成膜方法としては、例えば、気相法、液相法などを例示することができる。なお、上部電極22についても同様である。

【0068】以上に述べたように、本実施形態の強誘電体メモリ1000の製造方法によれば、強誘電体薄膜50を形成する工程におけるトランジスタ16等の熱負荷を低減させることで、強誘電体メモリ1000の特性向上および歩留まり向上を図ることができ、生産性が高い。

【0069】(第2の実施形態)図7(a)~図7(d)は、本発明の第2の実施形態に係る強誘電体メモリ1100の製造工程の一例を模式的に示す図である。図1と実質的に同じ機能を有する部材については、同一符号を付し詳細な説明を省略する。

【0070】まず、図7(a)に示すように、基板11上にトランジスタ16およびプラグ電極26が形成された基体10上に下部電極20を形成する。続いて、図7(b)に示すように、強誘電体材料である酸化物薄膜30を下部電極20の上に形成する。そして、図7(c)に示すように、この酸化物薄膜30にパルス状のレーザー光またはランプ光を複数の段階に分けて照射して結晶化させることにより強誘電体薄膜50を形成し、その後強誘電体薄膜50の上に上部電極22を形成する。なお、図7(a)~図7(c)に示す強誘電体薄膜形成工程において、酸化物薄膜30を結晶化して強誘電体薄膜50とする部分は、薄膜全体でもよいし、後述するエッチング工程との関係で所望の部分のみであってもよい。

強誘電体薄膜形成工程では、第1の実施形態と同様に上 記実施例に基づいて結晶化された強誘電体薄膜50を形 成することができる。

【0071】次に、下部電極20、強誘電体薄膜50および上部電極22をエッチングして強誘電体キャパシタ100を形成する。ここで、強誘電体キャパシタ100とトランジスタ16とは、プラグ電極26によって接続されている。最後に、この強誘電体キャパシタ100の上に絶縁膜23を形成した後、外部とのコンタクトをとるための配線層24を形成して強誘電体メモリ1100 10を形成することができる。

【0072】したがって、本実施形態の強誘電体メモリ 1100の製造方法においても、強誘電体薄膜50を形成する工程におけるトランジスタ16等の熱負荷を低減させることで、強誘電体メモリ1100の特性向上および歩留まり向上を図ることができ、生産性が高い。

【0073】(第3の実施形態)図8および図9は、本発明の第3の実施形態に係る強誘電体メモリセル1200の製造工程の一例を模式的に示す図である。図1と実質的に同じ機能を有する部材については、同一符号を付20し詳細な説明を省略する。また、図8(a)および図9(a)では、説明の便宜上、結晶化されなかった酸化物薄膜30(または40)の図示を省略する。

【0074】本実施形態に係る強誘電体メモリセル1200の製造方法では、図8(a)及び図8(b)に示すように、基体10上にストライプ状の複数の下部電極20を形成する。続いて、図8(a)および図8(b)に示すように、その上に第1の実施形態で説明した上記実施例に係る強誘電体薄膜形成工程を用いて下部電極20上に酸化物薄膜30を形成した後、所定の部分のみを結晶化させた強誘電体薄膜50を形成する。この強誘電体薄膜形成工程において結晶化されなかった非晶質の酸化物薄膜30(または微結晶核を含む酸化物薄膜40)は各電極間を絶縁するための絶縁膜とすることができる。このような構成とすることにより、強誘電体薄膜50のエッチング工程や絶縁膜の形成工程を省略でき製造プロセスを簡便化することができる。なお、絶縁膜は別途設けられても良い。

【0075】次に、図9(a)及び図9(b)に示すように、強誘電体薄膜50が形成された部分において下部 40電極20と直交するようにストライプ状の複数の上部電極22を形成する。以上の工程により、下部電極20と上部電極22との間に強誘電体薄膜50が狭持された強誘電体メモリセル1200を形成することができる。

【0076】したがって、本実施形態の強誘電体メモリセル1200の製造方法においても、強誘電体薄膜50を形成する工程における下部電極20等の熱負荷を低減させることで、強誘電体メモリセル1200の特性向上および歩留まり向上を図ることができ、生産性が高い。

【0077】 (第4の実施形態) 図10 (a) は、本発 50

明の第4の実施形態に係る半導体装置2000を模式的に示す図である。この半導体装置は、強誘電体キャパシタを含むメモリセル領域1500、半導体回路200、300、400から成るその他の回路領域500が同一基板上に形成されて構成される。メモリセル領域1500には、例えば、第1及び第2の実施形態で説明した強誘電体メモリ1000、1100が複数配置されたものや第3の実施形態で説明した強誘電体メモリセル1200などで構成される。半導体回路200、300、400としては、例えば、メモリセル領域1500用の駆動回路や演算処理回路、その他のメモリ装置等が挙げられる。

【0078】かかる構造を有する半導体装置2000においては、強誘電体キャパシタの形成において高温の熱処理を行うため、基板上に回路領域500をメモリセル100に先立って形成すると、回路領域500に含まれる各半導体回路200、300、400の特性劣化が問題となる。

【0079】そこで、本実施形態に係る半導体装置2000では、図10(b)に示すように、基板上に回路領域500を形成した後に当該回路領域500の上に例えば、金属からなる光遮断膜60を形成してから、基板上にメモリセル100を形成する。ここでメモリセル領域1500に含まれる強誘電体キャパシタは、第1の実施形態に係る各実施例において説明した強誘電体薄膜の形成方法を用いて形成することができる。

【0080】すなわち、酸化物の結晶化のために照射されるレーザー光またはランプ光は、光遮断膜60によって当該膜の下にある回路領域500に影響を与えることがない。従って、本実施形態に係る半導体装置2000の製造方法によれば、強誘電体層を含むメモリセル領域1500以外の他の回路領域500への熱負荷を光遮断膜60によって低減することができるため、製造プロセスの自由度が高い。また、かかる製造方法によれば、他の回路領域500への熱負荷が少ないため、例えば、回路中の金属配線などが熱により劣化することがなく、半導体回路200、300、400の特性を担保することができるとともに、半導体装置2000の歩留まりを向上させることができる。

【0081】以上、本発明の好適な実施の形態について 述べたが、本発明はこれらに限定されるものではなく、 本発明の要旨の範囲内で各種の態様を取り得る。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。

【図2】図2(a)は、本発明の第1の実施形態で使用するレーザー光照射装置を模式的に示す図である。図2(b)は、本発明の第1の実施形態で使用するランプ光照射装置を模式的に示す図である。

【図3】本発明の第1の実施形態の実施例1~4に係る

強誘電体薄膜の形成工程を模式的に示す図である。

【図4】本発明の第1の実施形態の実施例5に係る強誘 電体薄膜の形成工程を模式的に示す図である。

【図5】本発明の第1の実施形態の実施例6に係る強誘電体薄膜の形成工程を模式的に示す図である。

【図6】本発明の第1の実施形態の実施例7、8に係る 強誘電体薄膜の形成工程を模式的に示す図である。

【図7】本発明の第2の実施形態に係る強誘電体メモリの製造工程を模式的に示す図である。

【図8】図8 (a) は、本発明の第3の実施形態に係る 10 強誘電体メモリセルの一製造工程を模式的に示す図であ る。図8 (b) は、図8 (a) のA-A 所面図であ る。

【図9】図9(a)は、本発明の第3の実施形態に係る 強誘電体メモリセルの一製造工程を模式的に示す図であ る。図9(b)は、図9(a)のB-B「断面図であ る。

【図10】図10(a)は、本発明の第4の実施形態に 係る半導体装置を模式的に示す図である。図10(b) は、本発明の第4の実施形態に係る半導体装置の一製造 20 工程を模式的に示す図である。

【符号の説明】

- 1 ターゲット
- 2 ステージ
- 3 制御装置
- 4 レーザー (エキシマレーザー)
- 5 ミラー

6 レンズ

7 ランプ (キセノンランプ)

10 基体

11 基板

12、15 ソースおよびドレイン

13 ゲート絶縁膜

14 ゲート

16 トランジスタ

17 素子分離領域

0 18 層間絶縁膜

20 下部電極

22 上部電極

23 絶縁膜

24 配線層

26 プラグ電極

30 酸化物薄膜(非晶質)

40 微結晶核

50 強誘電体

60 光遮断膜

100 強誘電体キャパシタ

200、300、400 半導体回路

500 回路領域


1000、1100 強誘電体メモリ

1200 強誘電体メモリセル


1500 メモリセル領域

2000 半導体装置


【図2】




【図3】



(a) 10 (a) 10 (b) 10 (c) 10 (c) 10 (c) 10 (d) 10 (d) 10 (d) 10 (e) 10 (e





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.